JP04/15328

08.10.2004

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日
Date of Application:

2003年10月20日

出 願 番 号 Application Number: 特願2003-359229

REC'D 26 NOV 2004

[ST. 10/C]:

. . .

[JP2003-359229]

WIFO POT

出 願 人
Applicant(s):


トヨタ自動車株式会社

PRIORITY DOCUMENT

SUBMITTED OR TRANSMITTED IN COMPLIANCE WITH RULE 17.1(a) OR (b)

特許庁長官 Commissioner, Japan Patent Office 2004年11月12日

·) · [1]



BEST AVAILABLE COPY

特許願 【書類名】 031308TA 【整理番号】 平成15年10月20日 【提出日】 特許庁長官 殿 【あて先】 H01L 29/78 【国際特許分類】 【発明者】 愛知県豊田市トヨタ町1番地 トヨタ自動車株式会社内 【住所又は居所】 滝 雅人 【氏名】 【発明者】 愛知県豊田市トヨタ町1番地 トヨタ自動車株式会社内 【住所又は居所】 戸嶋 秀樹 【氏名】 【特許出願人】 000003207 【識別番号】 トヨタ自動車株式会社 【氏名又は名称】 【代理人】 100105751 【識別番号】 【弁理士】 岡戸 昭佳 【氏名又は名称】 052 - 218 - 7161【連絡先】 【選任した代理人】 100097009 【識別番号】 【弁理士】 富澤 孝 【氏名又は名称】 【選任した代理人】 【識別番号】 100098431 【弁理士】 山中 郁生 【氏名又は名称】 【手数料の表示】 008268 【予納台帳番号】 21,000円 【納付金額】 【提出物件の目録】 特許請求の範囲 1 【物件名】 明細書 1 【物件名】 図面 1 【物件名】 要約書 1 【物件名】 0308839 【包括委任状番号】

【書類名】特許請求の範囲

【請求項1】

低電位基準回路と高電位基準回路とを混載させ,両者間で信号の伝達を行う半導体装置に おいて.

前記低電位基準回路の領域と前記高電位基準回路の領域との間に位置する高耐圧分離領

前記低電位基準回路と前記高電位基準回路との間の信号の伝達を媒介する中継半導体素 子と,

前記低電位基準回路の領域と前記高電位基準回路の領域との少なくとも一方の領域と, 前記中継半導体素子との間に位置し、トレンチ状の溝に絶縁物が充填されたものである絶 縁隔壁とを備え,

前記中継半導体素子の出力配線が前記絶縁隔壁を跨いで出力側の回路領域に配されてい ることを特徴とする半導体装置。

【請求項2】

請求項1に記載する半導体装置において,

前記低電位基準回路および前記高電位基準回路の下方に位置する基板領域を有し、 前記絶縁隔壁は、その底部が前記基板領域にまで達しているとともに厚さ方向から見て 前記中継半導体素子を包囲していることを特徴とする半導体装置。

【請求項3】

請求項1または請求項2に記載する半導体装置において,

前記低電位基準回路の領域と前記高電位基準回路の領域との間に位置し、前記低電位基 準回路の領域から前記高電位基準回路の領域までの間を複数の領域に区画する絶縁隔壁群 を備えることを特徴とする半導体装置。

【請求項4】

低電位基準回路と高電位基準回路とを混載させ,両者間で信号の伝達を行う半導体装置に

前記低電位基準回路と前記高電位基準回路との間の信号の伝達を媒介し、トレンチ状の 溝に絶縁物が充填された絶縁隔壁に包囲された中継半導体素子を備え,

前記中継半導体素子が複数設けられ、それらを環状に組み合わせることで前記低電位基 準回路の領域と前記高電位基準回路の領域とが区画されており、それらの中継半導体素子 の出力配線が前記絶縁隔壁を跨いで出力側の回路領域に配されていることを特徴とする半 導体装置。

【請求項5】

請求項1または請求項4に記載する半導体装置において,

前記低電位基準回路および前記高電位基準回路の下方に位置する基板領域と,

前記低電位基準回路および前記高電位基準回路と前記基板領域との間に位置し, 前記低 電位基準回路および前記高電位基準回路と前記基板領域とを絶縁する絶縁層を有し、

前記絶縁隔壁は,その底部が前記絶縁層にまで達しているとともに厚さ方向から見て前 記中継半導体素子を包囲していることを特徴とする半導体装置。

【請求項6】

第1導電型の半導体基板と,

前記半導体基板の主表面上に形成され、低電位基準回路領域をなす第2導電型の第1領

前記第1領域と離間して前記半導体基板の上に形成され, 高電位基準回路領域をなす第 2 導電型の第2領域と,

前記第1領域と前記第2領域との間に位置し、表面から見て前記第1領域または前記第 2領域のうちの一方を取り囲むように環状に形成され、高耐圧終端領域をなす第3領域と

前記第3領域と環状構造を一体化する形で配置され、前記第1領域と前記第2領域との 間の信号伝達を媒介する中継半導体素子領域をなす第4領域と、

前記第1領域または前記第2領域のうちの少なくとも一方と前記第4領域との間に位置 し,トレンチ状の溝に絶縁物が充填された絶縁隔壁とを備え,

前記第4領域の中継半導体素子の出力配線が、前記絶縁隔壁を跨いで出力側の回路領域 に配されていることを特徴とする半導体装置。

【請求項7】

第1導電型または第2導電型の半導体基板と,

前記半導体基板の主表面上に形成された絶縁膜と,

前記絶縁膜上に形成され、低電位基準回路領域をなす第2導電型の第1領域と、

前記第1領域と離間して前記絶縁膜上に形成され、高電位基準回路領域をなす第2導電 型の第2領域と,

前記第1領域と前記第2領域との間に位置し、表面から見て前記第1領域または前記第 2領域のうちの一方を取り囲むように環状に形成され, 髙耐圧終端領域をなす第3領域と

前記第3領域と環状構造を一体化する形で配置され、前記第1領域と前記第2領域との 間の信号伝達を媒介する中継半導体素子領域をなす第4領域と、

前記第1領域または前記第2領域のうちの少なくとも一方と前記第4領域との間に位置 し,トレンチ状の溝に絶縁物が充填された絶縁隔壁とを備え,

前記第4領域の中継半導体素子の出力配線が,前記絶縁隔壁を跨いで出力側の回路領域 に配されていることを特徴とする半導体装置。

【請求項8】.

請求項6または請求項7に記載する半導体装置において,

前記絶縁隔壁は、その底部が下方に位置する前記半導体基板または前記絶縁膜に達して いるとともに,表面から見て前記第4領域の中継半導体素子の周囲を,少なくとも3方向 包囲していることを特徴とする半導体装置

【請求項9】

請求項6または請求項7に記載する半導体装置において,

前記第3領域が、PN接合により高耐圧を維持する接合分離型の構造をなすことを特徴 とする半導体装置。

【請求項10】

請求項6または請求項7に記載する半導体装置において,

前記第3領域が,複数の絶縁隔壁群により高耐圧を維持する絶縁分離型の構造をなすこ とを特徴とする半導体装置。

【請求項11】

請求項10に記載する半導体装置において,

前記絶縁隔壁群により区画された領域は、前記絶縁隔壁を誘電体膜とするコンデンサ構 造を有し、前記第1領域側から前記第2領域側に向けて漸進的に電位が上昇するように形 成されていることを特徴とする半導体装置。

【譜求項12】

第1導電型の半導体基板と,

前記半導体基板の主表面上に形成され,低電位基準回路領域をなす第2導電型の第1領 域と,

前記第1領域と離間して前記半導体基板上に形成され、高電位基準回路領域をなす第2 導電型の第2領域と,

前記第1領域と前記第2領域との間に位置し、表面から見て前記第1領域または前記第 2領域のうちの一方を取り囲むように環状に組み合わされて形成され,中継半導体素子領 域をなす複数の第4領域と,

前記第1領域または前記第2領域のうちの少なくとも一方と前記第4領域との間に位置 し、トレンチ状の溝に絶縁物が充填された絶縁隔壁とを備え、

前記第4領域の中継半導体素子の出力配線が、前記絶縁隔壁を跨いで出力側の回路領域 に配されていることを特徴とする半導体装置。

【請求項13】

第1導電型または第2導電型の半導体基板と,

前記半導体基板の主表面上に形成された絶縁膜と,

前記絶縁膜上に形成され、低電位基準回路領域をなす第2導電型の第1領域と、

前記第1領域と離間して前記絶縁膜上に形成され、高電位基準回路領域をなす第2導電型の第2領域と、

前記第1領域と前記第2領域との間に位置し、表面から見て前記第1領域または前記第 2領域のうちの一方を取り囲むように環状に組み合わされて形成され、中継半導体素子領域をなす複数の第4領域と、

前記第1領域または前記第2領域のうちの少なくとも一方と前記第4領域との間に位置 し、トレンチ状の溝に絶縁物が充填された絶縁隔壁とを備え、

前記第4領域の中継半導体素子の出力配線が、前記絶縁隔壁を跨いで出力側の回路領域 に配されていることを特徴とする半導体装置。

【請求項14】

請求項12または請求項13に記載する半導体装置において,

前記絶縁隔壁は、その底部が下方に位置する前記半導体基板または前記絶縁膜に達しているとともに、表面から見て前記第4領域の中継半導体素子の周囲を、少なくとも3方向 包囲していることを特徴とする半導体装置

【魯類名】明細書

【発明の名称】半導体装置

【技術分野】

[0001]

本発明は、低電位基準回路と高電位基準回路とを混載した半導体装置に関する。さらに 詳細には,低電位基準回路と高電位基準回路との間の信号伝達を媒介する高耐圧MOSを 備えた半導体装置に関するものである。

【背景技術】

[0002]

従来から、低電位基準回路と高電位基準回路とを混載した半導体装置がパワーデバイス 等に広く利用されている。そのような半導体装置は,概ね図16に示すような構造を有し ている。すなわち,低電位基準回路領域1と高電位基準回路領域2とを備え,高電位基準 回路領域2がリサーフ構造等により形成された高耐圧分離領域3に取り囲まれる構造を有 している。また,低電位基準回路領域1と高電位基準回路領域2との間の信号伝達(レベ ルシフト)のために高耐圧NMOS5や高耐圧PMOS6が設けられている。具体的には 低電位基準回路領域1から高電位基準回路領域2へのレベルシフトには,低電位基準回 路領域1内に配置した高耐圧NMOS5が利用されている。一方,高電位基準回路領域2 から低電位基準回路領域1へのレベルシフトには、高電位基準回路領域2内に配置した高 耐圧PMOS6が利用されている。そして、それぞれのドレイン配線が入力側の領域から 高耐圧分離領域3を跨いで出力側の領域に引き出されている。

[0003]

図17は,低電位基準回路領域1から高電位基準回路領域2へのレベルシフトを行う回 路の例を示したものである。この回路は、高耐圧NMOS5と、プルアップ抵抗101と ,ツェナーダイオード102とを備えている。そして,髙耐圧NMOS5のON/OFF に伴って、ドレインに高電位基準回路領域2内の電源電圧に相当する電位差を生じさせる 。これにより、低電位基準回路領域1と高電位基準回路領域2との間のレベルシフトを行 う。例えば,低電位基準回路領域1内および高電位基準回路領域2内の電源電圧がともに 15 Vであり、低電位基準回路領域1と高電位基準回路領域2との電位差が1000Vで あることとする。この場合、低電位基準回路領域1内で0-15Vでスイングさせた信号 は、この回路を介することにより1000-1015Vでスイングする信号に変換される 。これにより、低電位基準回路1から送られる信号が高電位基準回路2内で使用可能とな る。


[0004]

このように低電位基準回路領域1と高電位基準回路領域2との間でレベルシフトを行う 半導体装置では、表面上に形成されたメタル配線(ドレイン配線)を介して信号が伝達さ れる。このドレイン配線は,層間絶縁膜を介して低電位基準回路領域1や高耐圧分離領域 3 等の上を通過することになる。その際、高電位であるドレイン配線と低電位である半導 体装置の表面との電位差が大きくなる。そのため、このドレイン配線によって耐圧が低下 することが問題となる。通常、この問題を解決するためにドレイン配線と半導体装置の表 面との間の層間絶縁層を厚く形成することで対応する。しかしながら、高電位基準回路領 域と低電位基準回路領域との電位差が600Vを超えるものでは,厚膜化に伴う配線プロ セスの困難化やコストアップ等を招いてしまう。

前記した問題を解決する技術としては,例えば特許文献1に,高耐圧分離領域とレベル シフト用の高耐圧MOSのドリフト層を一体的に形成し、ドレインを出力側の回路領域内 に形成した半導体装置が開示されている。この半導体装置は,ドレイン配線が高耐圧分離 領域や低電位基準回路領域上を跨いで配線されることがないため、耐圧の問題を生じさせ ずにレベルシフトを行うことができるとされている。

[0006]

また,この他には,例えば特許文献2に,N型の高耐圧分離領域の一部をP型のスリッ



[0007]

また、この他には、例えば特許文献3に、SOI構造を有する半導体装置であって、半 導体装置の主表面から埋め込み絶縁層までに達する絶縁領域を設け,その絶縁領域上にド レイン配線を配設した半導体装置が開示されている。これにより、高電位となるドレイン 配線と半導体層との間隔を大きくすることができるため、ドレイン配線の影響を抑制でき るとされている。

【特許文献1】特開平9-55498号公報

【特許文献2】特開平9-283716号公報

【特許文献3】特許第3201719号公報

【発明の開示】

【発明が解決しようとする課題】

[0008]

これら先行文献に開示された半導体装置では, いずれもレベルシフトを行う際に, ドレ イン配線と半導体装置の表面との電位差が大きくならないように工夫されている。しかし ながら、これらの半導体装置には、次のような問題があった。

[0009]


すなわち、特許文献1に開示された半導体装置では、髙耐圧MOSがNMOSである場 合には、その高耐圧NMOSのドレインN型層が高電位基準回路領域のN型層と接するよ うに形成される。そのため、高耐圧NMOSのドレインN型層と高電位基準回路領域のN 型層とは電気的に接続している。それ故,髙耐圧NMOSのドレインN型層と髙電位基準 回路領域内のN型層との間の寄生抵抗を大きくする機構が必要である。このことから,特 許文献1に開示された半導体装置では,高耐圧分離領域を低電位基準回路領域方向に湾曲 させ、その部分に高耐圧NMOSを形成している。すなわち、高耐圧NMOSのドレイン N型層と高電位基準回路領域内のN型層との距離を大きくして寄生抵抗を大きくしている のである。しかしながら、湾曲させることでチップ面積の増大を招き、基板全体のコンパ クト化を妨げてしまう。また,高耐圧NMOSのドレインN型層と高電位基準回路領域内 のN型層とを完全に絶縁することが不可能であるため、リーク電流の発生は不可避である 。よって、電力の浪費が生じる。

[0010]

また、特許文献2に開示された半導体装置では、高耐圧NMOSのドレインN型層と高 電位基準回路領域内のN型層との間が空乏化されるような配置を採用している。しかし、 この距離が近すぎると高耐圧NMOSのドレインN型層と高電位基準回路領域内のN型層 との間でパンチスルー降伏が発生する。つまり、両者の距離は、耐圧とパンチスルー降伏 とのトレードオフを考慮して定める必要がある。このため、要求仕様電圧によってはこの トレードオフ関係を充足できず,使用電圧の制限を受けてしまう。

[0 0 1 1]

また、特許文献3に開示された半導体装置では、ドレイン配線の下方に形成される絶縁 領域の膜厚を厚くしなければならない。特許文献3では,この絶縁領域をLOCOS法(局所酸化法)によって形成するとしている。しかし、LOCOS法により形成可能な酸化 膜の膜厚はおよそ 1 ~ 2 μ mである。そのため、高耐圧系の素子には適用できない。また ,LOCOS法の他に,半導体層にトレンチを形成し,そのトレンチ内部を酸化膜や多結 晶シリコン層で埋め込む方法も考えられる。しかし、この場合もドレイン配線と半導体層 との間の高耐圧化を図るためには、絶縁領域の膜厚を厚くするだけでは不十分であり、絶



[0012]

本発明は、前記した従来の半導体装置が有する問題点を解決するためになされたもので ある。すなわちその課題とするところは、低電位基準回路と高電位基準回路とを混載させ た半導体装置であって、低電位基準回路と高電位基準回路との間でレベルシフトを行うこ とができ、コンパクトであるとともに耐圧に優れた半導体装置を提供することにある。

【課題を解決するための手段】

[0013]

この課題の解決を目的としてなされた半導体装置は,低電位基準回路と高電位基準回路 とを混載させ、両者間で信号の伝達を行う半導体装置であって、低電位基準回路の領域と 高電位基準回路の領域との間に位置する高耐圧分離領域と,低電位基準回路と高電位基準 回路との間の信号の伝達を媒介する中継半導体素子と、低電位基準回路の領域と高電位基 準回路の領域との少なくとも一方の領域と、中継半導体素子との間に位置し、トレンチ状 の溝に絶縁物が充填されたものである絶縁隔壁とを備え、中継半導体素子の出力配線が絶 縁隔壁を跨いで出力側の回路領域に配されているものである。

[0014]

本発明の半導体装置では、高耐圧分離領域にて低電位基準回路の領域と高電位基準回路 の領域とを区画している。高耐圧分離領域には低電位基準回路と高電位基準回路との間で レベルシフトを行うための中継半導体素子が設けられており、中継半導体素子の出力配線 が絶縁隔壁を跨いで出力側の回路領域に配置されている。すなわち,低電位基準回路から 髙電位基準回路へのレベルシフトを行う中継半導体素子では,髙電位基準回路の領域との 間に絶縁隔壁が設けられる。また、髙電位基準回路から低電位基準回路へのレベルシフト を行う中継半導体素子では、低電位基準回路の領域との間に絶縁隔壁が設けられる。これ により、中継半導体素子の出力配線が低電位の半導体装置の表面を跨ぐことがない。従っ て,高電位である出力配線による影響を受けることがない。さらに,絶縁隔壁によって中 継半導体素子と出力側の回路領域とのパンチスルーを回避することができる。また,絶縁 隔壁のサイズで耐圧を調整できることから,要求電圧が異なる場合であっても設計段階で 容易に対応することができる。

[0015]

また、本発明の半導体装置は、低電位基準回路および高電位基準回路の下方に位置する 基板領域を有し、絶縁隔壁は、その底部が前記基板領域にまで達しているとともに厚さ方 向から見て中継半導体素子を包囲していることとしてもよい。あるいは、低電位基準回路 および高電位基準回路の下方に位置する基板領域と、低電位基準回路および高電位基準回 路と、基板領域との間に位置し、低電位基準回路および高電位基準回路と、基板領域とを 絶縁する絶縁層を有し,絶縁隔壁は,その底部が絶縁層にまで達しているとともに厚さ方 向から見て中継半導体素子を包囲していることとしてもよい。これらより、中継半導体素 子と、低電位基準回路領域および高電位基準回路領域とが絶縁隔壁により絶縁されること から、リーク電流は発生しない。そのため、寄生抵抗を大きくするための湾曲部を設ける 必要がなく,半導体装置全体のコンパクト化を図ることができる。

[0016]

また、本発明の半導体装置は、低電位基準回路の領域と高電位基準回路の領域との間に 位置し、低電位基準回路の領域から高電位基準回路の領域までの間を複数の領域に区画す る絶縁隔壁群を備えることとするとよりよい。これにより、高耐圧分離領域内の主表面の 電位は,低電位基準回路領域から高耐圧基準回路領域に向けて緩やかに変化する。従って ,電界集中の問題が緩和される。

[0017]

また、本発明の別の半導体装置は、低電位基準回路と高電位基準回路とを混載させ、両 者間で信号の伝達を行う半導体装置にであって、低電位基準回路と高電位基準回路との間 の信号の伝達を媒介し、トレンチ状の溝に絶縁物が充填された絶縁隔壁に包囲された中継 半導体素子を備え、中継半導体素子が複数設けられ、それらを環状に組み合わせることで 低電位基準回路の領域と高電位基準回路の領域とが区画されており、それらの中継半導体 素子の出力配線が前記絶縁隔壁を跨いで出力側の回路領域に配されているものである。こ の半導体装置でも,中継半導体素子と出力側の回路領域とのパンチスルーおよびリーク電 流を回避することができる。また、中継半導体素子にて低電位基準回路と高電位基準回路 とが区画されるため、どの部位でもほぼ同一の電位分布となる。よって、電界集中の問題 が緩和される。

[0018]

また、本発明の半導体装置は、第1導電型の半導体基板と、半導体基板の主表面上に形 成され,低電位基準回路領域をなす第2導電型の第1領域と,第1領域と離間して半導体 基板の上に形成され,高電位基準回路領域をなす第2導電型の第2領域と,第1領域と第 2領域との間に位置し、表面から見て第1領域または第2領域のうちの一方を取り囲むよ うに環状に形成され、高耐圧終端領域をなす第3領域と、第3領域と環状構造を一体化す る形で配置され,第1領域と第2領域との間の信号伝達を媒介する中継半導体素子領域を なす第4領域と,第1領域または第2領域のうちの少なくとも一方と第4領域との間に位 置し,トレンチ状の溝に絶縁物が充填された絶縁隔壁とを備え,第4領域の中継半導体素 子の出力配線が、絶縁隔壁を跨いで出力側の回路領域に配されていることを特徴とするも のである。

[0019]

また、本発明の別の半導体装置は、第1導電型または第2導電型の半導体基板と、半導 体基板の主表面上に形成された絶縁膜と、絶縁膜上に形成され、低電位基準回路領域をな す第2導電型の第1領域と,第1領域と離間して絶縁膜上に形成され,高電位基準回路領 域をなす第2導電型の第2領域と,第1領域と第2領域との間に位置し,表面から見て第 1領域または第2領域のうちの一方を取り囲むように環状に形成され, 高耐圧終端領域を なす第3領域と, 第3領域と環状構造を一体化する形で配置され, 第1領域と第2領域と の間の信号伝達を媒介する中継半導体素子領域をなす第4領域と,第1領域または第2領 域のうちの少なくとも一方と第4領域との間に位置し、トレンチ状の溝に絶縁物が充填さ れた絶縁隔壁とを備え, 第4領域の中継半導体素子の出力配線が, 絶縁隔壁を跨いで出力 側の回路領域に配されていることを特徴とするものである。なお,半導体基板は,第1領 域や第2領域等と比較して高濃度の領域である。

[0020]


また、半導体装置の絶縁隔壁は、その底部が下方に位置する半導体基板または絶縁膜に 達しているとともに,表面から見て第4領域の中継半導体素子の周囲を,少なくとも3方 向包囲していることとしてもよい。また、半導体装置は、第3領域がPN接合により高耐 圧を維持する接合分離型の構造をなすこととしてもよい。

[0021]

また、半導体装置は、第3領域が複数の絶縁隔壁群により高耐圧を維持する絶縁分離型 の構造をなすこととしてもよい。さらに、絶縁隔壁群により区画された領域は、絶縁隔壁 を誘電体膜とするコンデンサ構造を有し、第1領域側から第2領域側に向けて漸進的に電 位が上昇するように形成されていることとしてもよい。

[0022]

また,本発明の別の半導体装置は,第1導電型の半導体基板と,半導体基板の主表面上 に形成され,低電位基準回路領域をなす第2導電型の第1領域と,第1領域と離間して半 導体基板上に形成され、高電位基準回路領域をなす第2導電型の第2領域と、第1領域と 第2領域との間に位置し、表面から見て第1領域または第2領域のうちの一方を取り囲む ように環状に組み合わされて形成され、中継半導体素子領域をなす複数の第4領域と、第 1領域または第2領域のうちの少なくとも一方と第4領域との間に位置し、トレンチ状の



[0023]

また,本発明の別の半導体装置は,第1導電型または第2導電型の半導体基板と,半導 体基板の主表面上に形成された絶縁膜と、絶縁膜上に形成され、低電位基準回路領域をな す第2導電型の第1領域と,第1領域と離間して絶縁膜上に形成され,高電位基準回路領 域をなす第2導電型の第2領域と, 第1領域と第2領域との間に位置し, 表面から見て第 1領域または第2領域のうちの一方を取り囲むように環状に組み合わされて形成され、中 継半導体素子領域をなす複数の第4領域と,第1領域または第2領域のうちの少なくとも 一方と第4領域との間に位置し、トレンチ状の溝に絶縁物が充填された絶縁隔壁とを備え , 第4領域の中継半導体素子の出力配線が, 絶縁隔壁を跨いで出力側の回路領域に配され ていることを特徴とするものである。

【発明の効果】

[0024]

本発明の半導体装置は、高耐圧分離領域内に中継半導体素子を設け、中継半導体素子の 出力配線が絶縁隔壁を跨ぐように配置している。これにより,髙電位である出力配線によ る影響を回避できる。また、絶縁隔壁により中継半導体素子と他の回路領域とを絶縁して いる。よって,湾曲部等のリーク電流対策を施さなくてもよい。従って,本発明によれば 低電位基準回路と高電位基準回路とを混載させた半導体装置であって,低電位基準回路 と高電位基準回路との間でレベルシフトを行うことができ、コンパクトであるとともに耐 圧に優れた半導体装置が実現されている。

【発明を実施するための最良の形態】

[0025]

以下,本発明を具体化した実施の形態について,添付図面を参照しつつ詳細に説明する 。なお、本実施の形態は、電気自動車等に車載されるパワーMOSに本発明を適用したも のである。

[0026]

[第1の形態]

第1の形態に係る半導体装置100は,図1の平面図に示す構造を有している。なお, 図16で示した従来の半導体装置と同一記号の構成要素は、その構成要素と同一機能を有 するものである。半導体装置100は,低電位基準回路領域1と高電位基準回路領域2と を備え、高電位基準回路領域2が高耐圧分離領域3に取り囲まれる構造(リサーフ構造) を構成している。この高耐圧分離領域3により、低電位基準回路領域1と高電位基準回路 領域2とが分離されている。さらに,髙耐圧分離領域3の外縁にはトレンチ4が形成され ている。このトレンチ4の中は、酸化シリコン等の絶縁物で充填されている。そのため、 高電位基準回路領域2は低電位基準回路領域1と絶縁されている。また,高耐圧分離領域 3は、その一部がトレンチ4にて区画されており、区画された部位に高耐圧NMOS5あ るいは高耐圧PMOS6が設けられている。これらのMOSは,低電位基準回路領域1と 高電位基準回路領域2との間の信号伝達(レベルシフト)を行うためのものである。具体 的には,低電位基準回路領域1から高電位基準回路領域2へのレベルシフトには,ドレイ ン配線5dを高電位基準回路領域2内に配置した高耐圧NMOS5が利用される。一方, 高電位基準回路領域2から低電位基準回路領域1へのレベルシフトには, ドレイン配線6 dを低電位基準回路領域1内に配置した高耐圧PMOS6が利用される。

[0027]

図2は、図1に示した半導体装置100中のA-A部の断面を示す図である。すなわち ,高耐圧NMOS5の断面を示す図である。高耐圧NMOS5は, P ⁻ 型基板7上に形成 されたN型エピタキシャル層(低電位基準N型層 8 1, 高電位基準N型層 8 2, NMOS 内ドリフト層85)のうち、トレンチ4によって区画された部位に形成されている。高耐 圧NMOS5には、ゲートポリシリコン50gと、ゲート酸化膜50xと、ソースN+ 領 域 5 0 s と, ドレインN+ 領域 5 0 d と, ボディP- 領域 5 0 b と, ボディコンタクトP

* 領域50bcとが設けられている。さらには、ボディP⁻ 領域50bと同電位(通常は $0\ V)$ にバイアスされたリサーフ P^- 領域 $5\ 0\ r$ が設けられている。その他,NMOS内 ドリフト層 8 5, フィールド酸化膜 9, 分離用 P 拡散領域 1 0 等が設けられている。ま た、図1に示したようにゲート配線5g(図2では不図示)、ソース配線5s,およびド レイン配線5dの各配線が半導体装置100の表面上に設けられ、これらによってレベル シフトを行うようになっている。なお,各配線5g,5s,5dとN型エピタキシャル層 との間には層間絶縁膜11が形成されている。このような構造を有する高耐圧NMOS5 では、ゲートポリシリコン50gへの電圧印加によりボディP‐領域50bにチャネル効 果を生じさせ,もってソースN+ 領域50sとドレインN+ 領域50dとの間の導通をコ ントロールしている。

[0028]

図3は、図1に示した半導体装置100中のB-B部の断面を示す図である。すなわち ,高耐圧PMOS6の断面を示す図である。高耐圧PMOS6も,P- 型基板7上に配し たN型エピタキシャル層(低電位基準N型層81,高電位基準N型層82,PMOS内N 型層86)のうち、トレンチ4によって区画された部位に形成される。髙耐圧PMOS6 には、ゲートポリシリコン60gと、ゲート酸化膜60xと、ソースP* 領域60sと、 ドレイン P^+ 領域 6 0 d e , サブコンタクト N^+ 領域 6 0 e e e が設けられている。さら には、高耐圧NMOS5のリサーフP‐領域50ァと同一の拡散層にて形成されたドリフ トP‐領域60drが設けられている。その他,高耐圧NMOS5と同様に,フィールド 酸化膜9,分離用P艹拡散領域10等が設けられている。また,図1でも示したようにゲ ート配線 6 g (図3では不図示), ソース配線 6 s, およびドレイン配線 6 d の各配線に よってレベルシフトを行うようになっている。このような構造を有する高耐圧PMOS6 では、ゲートポリシリコン60gへの電圧印加によりPMOS内N型層86にチャネル効 果を生じさせ,もってソースP+領域60sとドレインP+領域60dとの間の導通をコ ントロールしている。

[0029]

図4は、図1に示した半導体装置100中のC-C部の断面を示す図である。すなわち ,高耐圧分離領域3の断面を示す図である。高耐圧分離領域3は,図2の高耐圧NMOS 5と比較して、高電位基準回路領域2側のトレンチ4と、ゲートポリシリコン50gとが 不要な点を除けば, 高耐圧NMOS5とほぼ同一の構造を有している。高耐圧分離領域3 中のP型拡散領域30b、30bcは、それぞれ高耐圧NMOS5内のボディP‐領域5 0b, ボディコンタクトP+ 領域50bcに相当する領域である。また, N型拡散領域3 0 s c は、それぞれ高耐圧 P M O S 6 内のサブコンタクト N⁺ 領域 3 0 s c に相当する領 域である。そして、表面の電位分布も高耐圧NMOS5および高耐圧PMOS6とほぼ同 一となるように設計されている。

[0030]

図5は、図1に示した半導体装置100中のD-D部の断面を示す図である。すなわち ,図2の断面と直交する高耐圧NMOS5の断面を示す図である。高耐圧NMOS5は, トレンチ4にて包囲された状態であり、そのトレンチ4の底部はP-型基板7に達してい る。そのため、NMOS内ドリフト層85は、低電位基準N型層81および高電位基準N 型層82の他,分離領域N型層83からも電気的に絶縁されている。

[0031]

本形態の半導体装置100の特徴は、高耐圧NMOS5や高耐圧PMOS6について、 高耐圧分離領域3をトレンチ4にて区画した領域に配置した点にある。半導体装置100 では、高耐圧NMOS5における高電位のドレイン配線5d(高耐圧PMOS6では低電 位のドレイン配線6d)が低電位の部位(高耐圧PMOS6では高電位の部位)を跨ぐこ とがない。従って,耐圧の問題は発生しない。このことは特許文献 1 等の半導体装置と同 様であるが、半導体装置100では高耐圧NMOS5がトレンチ4にて高電位基準回路領 域 2 から完全に分離されている。そのため、ドレイン N^+ 領域 5 0 d と高電位基準N型層 82との間にリーク電流やパンチスルー降伏が発生しないのである。従って,特許文献1

の半導体装置のような湾曲部を設ける必要がなく、面積ロスが抑制される。また、特許文 献2の半導体装置のように耐圧とパンチスルー降伏とのトレードオフを考慮する必要がな く,使用電圧の制限を受けることもない。本形態の半導体装置100では,ドレイン配線 5~dと基板との間の耐圧は、トレンチ4の深さにより求められる。また、ドレイン N^+ 領 域 5 0 d と高電位基準N型層 8 2 との間の耐圧は、トレンチ 4 の幅により求められる。従 って,耐圧をトレンチ4のサイズで調整できる。

[0032]

また,特許文献2の半導体装置における表面に露出させるP型のスリット領域の幅に対 して、本形態の半導体装置100におけるトレンチ4の幅は小さい。そのため、特許文献 2の半導体装置と比較しても面積ロスは小さい。詳細には、P型のスリット領域の幅2L は,パンチスルー降伏に対する耐圧を確保するために少なくとも以下の式(1)を満たす 必要がある。

 $2 L > \sqrt{(2 \epsilon V_{PT}/q N_P)}$ (1) "VPT"はパンチスルー降伏に対する耐圧, 式(1)中, " ϵ "はシリコンの誘電率, "は電子の電荷量,"N_P"はP型基板の濃度をそれぞれ意味している。例えば,パン チスルー耐圧Vрт=50V,1000V級の高耐圧半導体装置で一般的に使用される基板 濃度 $N_P=1$. $0 \times 1~0^{14}~c~m^{-3}$ をそれぞれ式(1)に適用すると, $2~L \stackrel{.}{=} 2~6~\mu~m$ とな る。一方、本形態の半導体装置100では、トレンチ4としてシリコン酸化膜を使用した 場合,一般的に3MV/cm以下となる膜厚を選択すればよく,例えば耐圧50Vを得る ためにはおよそ170nmあれば足りる。よって、特許文献2の半導体装置と比較して、 面積ロスが小さいことがわかる。

[0033]

なお,本形態の半導体装置100ではトレンチ4を形成することから,従来の半導体装 置と比較してプロセス工程数の増加に伴うコストアップを招く。しかしながら、半導体装 置100に搭載されるバイポーラやCMOS等の回路との分離にトレンチ4を適用するこ とで、チップ面積を大幅に削減することができる。そのため、トータルコストはむしろ低 減することができる。特に、この種の高耐圧半導体装置では、高抵抗のP-型基板7の上 に形成されたN型エピタキシャル層にCMOS等の回路を搭載する。そのため、このN型 エピタキシャル層の厚みは、CMOS用のP型ウェル領域やバイポーラ用のP型ベース領 域とP-型基板7との間にパンチスルー降伏が発生しないような厚さを確保するように設 計される。例えば、35V系の回路を搭載するには、一般的にN型エピタキシャル層の厚 さが 2 5 μ m以上必要である。これに従来のように分離用の P+ 拡散領域を熱拡散により 形成した場合、その幅方向の広がりに伴ってその領域の幅は15μm以上必要となる。そ のため、P* 拡散領域にて領域を分割する方式は、本形態のようにトレンチ4にて領域を 分離する方式と比較して、面積ロスが大きい。従って、トレンチ4の適用は必ずしもトー タルコストの上昇を招くものではない。

[0034]

「第2の形態]

第2の形態に係る半導体装置200は、図6の平面図に示す構造を有している。半導体 装置200は,低電位基準回路領域1と高電位基準回路領域2とを備え,第1の形態の半 導体装置100と同様に高電位基準回路領域2が高耐圧分離領域3に取り囲まれる構造を 構成している。さらには,高耐圧分離領域3の一部にトレンチ41,42が形成されてお り,高耐圧分離領域3が複数の領域に区画されている。そして,区画された部位に高耐圧 NMOS5あるいは高耐圧PMOS6が設けられている。第1の形態の半導体装置100 との相違点は、トレンチ41、42がそれぞれ高耐圧NMOS5、高耐圧PMOS6の一 部を包囲していないことである。具体的には、ソース配線側にトレンチが形成されていな い。また、高耐圧分離領域3の外縁に形成されていたトレンチが存在しない。

[0035]

図7は、図6に示した半導体装置200中のE-E部の断面を示す図である。すなわち ,高耐圧NMOS5の断面を示す図である。高耐圧NMOS5は,P-型基板7上に配し たN型エピタキシャル層(低電位基準N型層81,高電位基準N型層82,NMOS内ド リフト層85)が形成される。第1の形態の半導体装置100との相違点は,ソース配線 5 s 側にはトレンチ4 1 が存在しないことである。その代わりに,低電位基準N型層 8 1 とNMOS内ドリフト層 8 5 とを底部が P 型基板 7 に達する分離 P 並散領域 1 2 によ り P 型基板 7 の電位がとられる。一方、トレンチ41にて、NMOS内ドリフト層85 と高電位基準N型層82とを分離している。さらに,トレンチ41中,図6中の左端をソ ースN* 領域50sより左側に設けることで、高電位基準領域2と高耐圧NMOS5とが 絶縁される。よって、高耐圧NMOS5と高電位基準回路領域2との間にリーク電流やパ ンチスルー降伏が発生しない。さらに,第1の形態の半導体装置100と比較して,トレ ンチの総体積が小さい。よって、トレンチの作製における歩留りが良い。

[0036]

「第3の形態]

第3の形態に係る半導体装置300は,図8の平面図に示す構造を有している。半導体 装置300は,低電位基準回路領域1と高電位基準回路領域2とを備え,第1の形態の半 導体装置100と同様に高電位基準回路領域2が高耐圧分離領域3に取り囲まれる構造を 構成している。また、高耐圧分離領域3の一部に高耐圧NMOS5が設けられている。ま た,外壁トレンチ43と内壁トレンチ44とを設けている。本形態の半導体装置300に は,第1の形態の半導体装置100と異なり,高耐圧分離領域3内を区画するトレンチが 存在しない。そのため,トレンチの近傍に発生し易い結晶欠陥等に伴う耐圧の低下を防止 することができる。

[0037]

なお,前記したトレンチの結晶欠陥等による耐圧の低下防止のみを目的とすると,図9 に示す半導体装置310のようにトレンチレスの構造とすることで達成できる。しかしな がら、半導体装置310では、高耐圧NMOS5のドレインN* 領域と高電位基準N型層 とが分離されず、それらが電気的に接続されてしまう。また、高耐圧分離領域3に複数の 高耐圧NMOS5あるいは高耐圧PMOS6が設けられた場合, それらを分離することが できない。この問題を解決するために本形態の半導体装置300では,高電位基準回路領 域2を完全に包囲する内壁トレンチ44が設けられている。これにより, 高耐圧NMOS 5のドレインN⁺ 領域と高電位基準N型層との間が絶縁される。また, 高耐圧分離領域3 内の寄生抵抗が内壁トレンチ44沿いに形成される。本形態の半導体装置300では,高 耐圧分離領域3中の高電位基準回路領域2側のN+ 領域50dの電位を部位13でとって いる。この部位13と高耐圧NMOS5のN* 領域50d(ドレインN* 領域)との間の 寄生抵抗は、図8中の寄生抵抗経路38と寄生抵抗経路39との合成抵抗となる。すなわ ち,これらを十分に離隔して配置することで抵抗値を大きくすることができ,リーク電流 等の影響を低減することができる。

[0038]

[第4の形態]

第4の形態に係る半導体装置400は、図10の平面図に示す構造を有している。半導 体装置400は,低電位基準回路領域1と高電位基準回路領域2とを備え,高電位基準回 路領域2が高耐圧分離領域3に取り囲まれる構造を構成している。この高耐圧分離領域3 により, 低電位基準回路領域1と高電位基準回路領域2とが分離されている。さらに, 高 耐圧分離領域3内には高耐圧分離領域3の形状に合わせたループ状のトレンチ群40が形 成されている。トレンチ群40の各トレンチの中は絶縁物で充填されている。また,高耐 圧分離領域3には、トレンチ4にて区画された部位が設けられており、その区画された部 位にレベルシフト用の高耐圧NMOS5あるいは高耐圧PMOS6が設けられている。

[0039]

図11は、図10に示した半導体装置400中のF-F部の断面を示す図である。本形 態の半導体装置400には、SOI構造を有しているものであって、P*型基板7とエピ タキシャル層(低電位基準N型層 8 1, 高電位基準N型層 8 2, 分離領域N型層 8 3) と の間に埋め込み絶縁層 7 5 が設けられている。すなわち,埋め込み絶縁層 7 5 にて P⁺ 型 基板 7 とエピタキシャル層とが絶縁されている。なお,埋め込み絶縁層 7 5 の下方に位置 する基板は、P型でもN型でもよい。また、分離領域N型層83は、底部が絶縁酸化膜7 にまで達するトレンチ群40にて複数の領域に区画されている。トレンチ群40にて区画 された領域のうち,最も低電位基準回路領域1に近い領域には,髙耐圧NMOS5内(図 1 2 参照)のボディP‐領域 5 0 b, ボディコンタクトP+ 領域 5 0 b c にそれぞれ相当 するP型拡散領域30b,30bcが設けられている。また,最も高電位基準回路領域2 に近い領域には,高耐圧NMOS5内のドレインN* 領域50dに相当するN型拡散領域 30 dが設けられている。そして、P型拡散領域30b,30bcがグランドと、N型拡 散領域30 dが高電位基準回路領域2の電源とそれぞれ電位を等しくしている。さらに, 主表面の電位は、トレンチ群40にて生じる寄生的な容量カップリングの効果により低電 位基準回路領域1から高電位基準回路領域2に向かって段階的に上昇する。なお, 寄生的 な容量のカップリング比は、設計段階でトレンチ40群中の各トレンチの幅にて調整可能 である。

[0040]

図12は、図10に示した半導体装置400中のG-G部の断面を示す図である。すな わち、高耐圧NMOS5の断面を示す図である。高耐圧NMOS5は、P*型基板7上に 形成されたN型エピタキシャル層のうち,トレンチ群40およびトレンチ4によって区画 された部位に形成されている。高耐圧NMOS5には、ゲートポリシリコン50gと、ゲ ート酸化膜50xと,ソースN+ 領域50sと,ドレインN+ 領域50dと,ボディP-領域 5~0~b~と, ボディコンタクト P^+ 領域 5~0~b~c~とが設けられている。さらには, P^+ 型基板7上にドリフト層として機能するNMOS内ドリフト層85が設けられている。さ らに,このNMOS内ドリフト層85の上方にリサーフP 領域50rが形成されている 。そして、ソースードレイン間に高電圧が印加されたときに、分離領域N型層83とリサ ーフP- 領域50 rとのPN接合部から空乏層が形成されることで高耐圧化が図られてい る。このとき、主表面の電位は、ソースードレイン間でほぼ直線的に上昇する。

[0041]

図13は、図10に示した半導体装置400中のH-H部の断面を示す図である。すな わち、高耐圧PMOS6の断面を示す図である。高耐圧PMOS6も、 P* 型基板 7 上に 配したN型エピタキシャル層のうち、トレンチ群40およびトレンチ4によって区画され た領域に形成される。高耐圧PMOS6には、ゲートポリシリコン60gと、ゲート酸化 膜60xと, ソースP⁺ 領域60sと, ドレインP⁺ 領域60dと, サブコンタクトN⁺ 領域 6.0 s c とが設けられている。さらには,高耐圧 NMOS 5.0 りサーフ P^- 領域 5.0rと同一の拡散層にて形成されたドリフトP- 領域60drが設けられている。そして, ソースードレイン間に高電圧が印加された場合,主表面の電位はソースードレイン間でほ ぼ直線的に上昇する。


[0042]

本形態の半導体装置400の特徴は、高耐圧NMOS5や高耐圧PMOS6について、 高耐圧分離領域3をトレンチ4にて区画した領域に配置した点に加えて、高耐圧分離領域 3内にループ状のトレンチ群40が形成されている点にある。これにより,高耐圧分離領 域3,高耐圧NMOS5,高耐圧PMOS6のいずれの部位においても,主表面の電位は 低電位基準回路領域1から高耐圧基準回路領域2に向けて緩やかに上昇する。すなわち, 本形態の半導体装置400では、高耐圧分離領域3内のいずれの部位においても近似した 電界分布となる。また,第1の形態の半導体装置と同様に高耐圧NMOS5における高電 位のドレイン配線5d(高耐圧PMOS6では低電位のドレイン配線6d)が低電位の部 位(高耐圧PMOS6では高電位の部位)を跨ぐことがない。従って,従来の半導体装置 と比較して、簡易な構造により低耐圧化が抑制されるとともに電界集中が抑制される。

[0043]

「第5の形態」

第5の形態に係る半導体装置500は,図14の平面図に示す構造を有している。すな わち、半導体装置500は、低電位基準回路領域1と高電位基準回路領域2とを備えてい



[0044]

本形態の半導体装置500は、次の点に特徴を有する。すなわち、低電位基準回路領域 1と高電位基準回路領域2との間の分離領域の電位分布が均一となる。第4の形態の半導 体装置400(図10参照)においては、髙耐圧分離領域3内の電位分布(図11参照) と高耐圧NMOS5内の電位分布(図12参照)とはともに緩やかに上昇しているが,若 干の差を生じている。そのため、耐圧の問題が発生することがある。これに対し、本形態 の半導体装置500では,不要な高耐圧NMOS5が生じるものの,どの部位においても ほぼ同一の電位分布となるため、耐圧および電界集中の問題が生じない。なお、不要な高 耐圧NMOS5が幾つか配置されることがあるが、ゲートをオフさせておくことで不具合 は生じない。

[0045]

[第6の形態]

第6の形態に係る半導体装置600は、図15の平面図に示す構造を有している。すな わち、半導体装置600は、低電位基準回路領域1と高電位基準回路領域2とを備えてい る。そして、高電位基準回路領域2がトレンチ4に囲まれた構造を構成している。勿論、 トレンチ4の中は絶縁物で充填されている。すなわち,低電位基準回路領域1と高電位基 準回路領域2との間の領域を絶縁体で充填している。また、トレンチ4にて区画された部 位にレベルシフト用の高耐圧NMOS5や高耐圧PMOS6が設けられている。

[0046]


本形態の半導体装置600では、トレンチ4部分の電位が低電位基準回路領域1から高 電位基準回路領域2に向けて直線的に上昇する。これにより、第6の形態と同様にどの部 位においてもほぼ同一の電位分布となるため、耐圧の問題が生じない。また、トレンチ4 のうち、高耐圧NMOS5や高耐圧PMOS6に近接する部位以外の部位の幅を狭くする ことが可能である。そのため、チップ面積の削減を図ることができる。一般的に、高耐圧 MOSの近傍は10μm/V程度,例えば耐圧1000Vでは100μm程度が必要であ るのに対し、それ以外の部位は $3 \times 10^{-3} \mu$ m/V程度、すなわち耐圧 1000 Vでは 3μmあれば十分である。

[0047]

以上詳細に説明したように第1の形態の半導体装置100では,低電位基準回路領域1 と高電位基準回路領域2との間に高耐圧分離領域3を設けることとしている。さらに,高 耐圧分離領域3の外縁に底部がP-型基板7に達するトレンチ4を形成し,低電位基準回 路領域1と高電位基準回路領域2とを完全に分離することとしている。さらに, 高耐圧分 離領域3がトレンチ4にて区画されており、区画された部位に高耐圧NMOS5あるいは 高耐圧PMOS6を設けることとしている。そして、高耐圧NMOS5のドレイン配線5 dを, トレンチ4を跨ぐように半導体装置の表面に形成することとしている。これにより ドレイン配線5dが高耐圧分離領域3を跨ぐことがなく,高電位(高耐圧PMOS6で は低電位)であるドレイン配線5dによる影響を受けることがない。また,トレンチ4に て各高耐圧MOSと, 低電位基準回路領域1および高電位基準回路領域2とが完全に絶縁 されていることから、リーク電流は発生せず、寄生抵抗を大きくするための湾曲部を設け る必要もない。また,半導体装置100では,耐圧をトレンチ4のサイズで調整できるこ とから、要求電圧が異なる場合であっても設計段階で容易に対応することができる。すな わち、設計自由度が高い。従って、低電位基準回路と高電位基準回路とを混載させた半導 体装置であって、低電位基準回路と高電位基準回路との間でレベルシフトを行うことがで き、コンパクトであるとともに耐圧に優れた半導体装置が実現されている。

[0048]

また、第2の形態の半導体装置200では、ソース配線側の壁面および高耐圧分離領域 3の外壁にトレンチが形成されていない。これにより、歩留りの向上および半導体装置の



[0049]

また、第4の形態の半導体装置400では、高耐圧分離領域3内にループ状のトレンチ 4 群を形成することとしている。これにより、高耐圧分離領域3内の主表面の電位は、低 電位基準回路領域1から高耐圧基準回路領域2に向けて緩やかに上昇することとなり,電 界集中の問題が緩和される。また、第5の形態の半導体装置500では、高電位基準回路 領域2を髙耐圧MOSにて取り囲むこととしている。これにより, 低電位基準回路領域1 と高耐圧基準回路領域2との間の領域では、どの部位においてもほぼ同一の電位分布とな り,分離領域内での耐圧の問題は発生しない。また,第6の形態の半導体装置600では ,低電位基準回路領域1と高電位基準回路領域2との間の領域を絶縁体で充填することと している。このような形態であっても絶縁体で充填された領域のどの部位においてもほぼ 同一の電位分布となり、分離領域内での耐圧の問題は発生しない。

[0050]

なお,本実施の形態は単なる例示にすぎず,本発明を何ら限定するものではない。した がって本発明は当然に、その要旨を逸脱しない範囲内で種々の改良、変形が可能である。 例えば,各半導体領域については, P型とN型とを入れ替えてもよい。また,半導体につ いても,シリコンに限らず,他の種類の半導体(SiC, GaN, GaAs等)であって もよい。

【図面の簡単な説明】

[0051]

- 【図1】第1の形態に係る半導体装置の構造を示す平面図である。
- 【図2】図1の半導体装置におけるA-A断面の構造を示す断面図である。
- 【図3】図1の半導体装置におけるB-B断面の構造を示す断面図である。
- 【図4】図1の半導体装置におけるC-C断面の構造を示す断面図である。
- 【図5】図1の半導体装置におけるD-D断面の構造を示す断面図である。
- 【図6】第2の形態に係る半導体装置の構造を示す平面図である。
- 【図7】図6の半導体装置におけるE-E断面の構造を示す断面図である。
- 【図8】第3の形態に係る半導体装置の構造を示す平面図である。
- 【図9】第3の形態に係る半導体装置の応用例であるトレンチレスの半導体装置の構 造を示す平面図である。
- 【図10】第4の形態に係る半導体装置の構造を示す平面図である。
- 【図11】図10の半導体装置におけるF-F断面の構造を示す断面図である。
- 【図12】図10の半導体装置におけるG-G断面の構造を示す断面図である。
- 【図13】図10の半導体装置におけるH-H断面の構造を示す断面図である。
- 【図14】第5の形態に係る半導体装置の構造を示す平面図である。
- 【図15】第6の形態に係る半導体装置の構造を示す平面図である。
- 【図16】従来の形態に係る半導体装置の構造を示す平面図である。
- 【図17】従来の形態に係る半導体装置の回路構成を示す図である。

【符号の説明】

[0052]

- 低電位基準回路領域 (低電位基準回路, 第1領域) 1
- 高電位基準回路領域(高電位基準回路,第2領域) 2
- 高耐圧分離領域(第3領域) 3
- トレンチ(絶縁隔壁) 4
- 高耐圧NMOS (中継半導体素子, 第4領域) 5
- 高耐圧 P M O S (中継半導体素子, 第 4 領域) 6
- P- 型基板 (基板領域, 半導体基板)
- トレンチ群(絶縁隔壁群) 4 0

ページ: 12/E


50d ドレインN+ 領域 (ドレイン)


50g ゲートポリシリコン (ゲート)

50s ソースN* 領域 (ソース)


75 埋め込み絶縁層(絶縁膜)

100 半導体装置






















【図5】



















【図9】














【図12】























【図17】





【要約】

低電位基準回路と高電位基準回路とを混載させた半導体装置であって、低電位 【課題】 基準回路と高電位基準回路との間でレベルシフトを行うことができ,コンパクトであると ともに耐圧に優れた半導体装置を提供すること。

【解決手段】 半導体装置100は,低電位基準回路領域1と高電位基準回路領域2とを 備え、高電位基準回路領域2が高耐圧分離領域3に取り囲まれる構造を構成している。高 耐圧分離領域3の外縁に形成されたトレンチ4にて低電位基準回路領域1と高電位基準回 路領域2とが分離されている。トレンチ4は,その内部が絶縁物にて充填されており,低 電位基準回路領域1と高電位基準回路領域2とを絶縁している。また,高耐圧分離領域3 は、トレンチ4にて区画されており、区画された部位に高耐圧NMOS5や高耐圧PMO S6が設けられている。

【選択図】

図 1



特願2003-359229

出願人履歴情報

識別番号

[000003207]

1. 変更年月日 [変更理由] 住 所 氏 名 1990年 8月27日 新規登録 愛知県豊田市トヨタ町1番地 トヨタ自動車株式会社

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record.

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defeats in the images include but are not limited to the items checked:
BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
□ OTHER.

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.